Boundary-scan hücreleri ve zincir
JTAG destekli her entegrenin giriş/çıkış pinlerinde birer 'boundary-scan cell' bulunur. Bu hücreler bir kaydırma zinciri (scan chain) oluşturur; TAP (Test Access Port) üzerinden veri kaydırılarak pin durumları okunur ve sürülür. Böylece kart üzerindeki bağlantılar, fiziksel prob değmeden dijital olarak test edilebilir.
Neyi test eder?
- Açık devre (soğuk lehim, kırık iz, eksik top) ve kısa devre (köprüleme).
- IDCODE ile entegre kimliği ve zincir bütünlüğü kontrolü.
- BGA/FPGA/DSP altındaki erişilemeyen net'lerin bağlantı doğrulaması.
- Uygun cihazlarda flash/bellek erişimi ve in-system programming (ISP).
BSDL dosyalarının rolü
Her JTAG'li entegrenin boundary-scan davranışı, üreticinin sağladığı BSDL (Boundary-Scan Description Language) dosyasında tanımlıdır. Test yazılımı bu dosyalarla zinciri modelleyerek hangi pinin hangi net'e bağlı olduğunu bilir. Doğru BSDL olmadan güvenilir bir connection test kurulamaz.
Sınırları
Boundary-scan yalnızca JTAG destekli entegrelerin kapsadığı net'leri görebilir; analog bölgeler, JTAG'siz bileşenler ve dinamik/zamanlama arızaları kapsam dışıdır. Bu nedenle VI analizi, aktif ölçüm ve fonksiyonel testle birlikte kullanılır.
Öne Çıkanlar
- Boundary-scan, BGA altındaki erişilemeyen bağlantıları prob değmeden test eder.
- Doğru BSDL dosyaları güvenilir bir connection test için şarttır.
- Kapsamı JTAG'li net'lerle sınırlıdır; diğer yöntemlerle tamamlanır.
İlgili Sayfalar